DIALOG(R)File 347:JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

02393658 **Image available** FLAT DISPLAY

PUB. NO.:

63-010558 [JP 63010558 A]

PUBLISHED:

January 18, 1988 (19880118)

INVENTOR(s): ORITSUKI RYOJI

SUNAHARA KAZUO

SOMEYA SAKAE

SHIMADA KENICHI

SUZUKI KENKICHI

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

HITACHI DEVICE ENG CO LTD [486661] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

61-154026 [JP 86154026]

FILED:

July 02, 1986 (19860702)

INTL CLASS:

[4] H01L-027/12; G02F-001/133; G09F-009/30; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment); 44.9 (COMMUNICATION --

Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS -Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 623, Vol. 12, No. 215, Pg. 82, June

18, 1988 (19880618)

ABSTRACT

PURPOSE: To avoid the electrostatic breakdown of an active element by providing protective transistors for conducting a static electricity with an earthline on a gate line and a drain line.

CONSTITUTION: In a first protective thin film transistor (TFT) 1 and a second protecting TFT 2, their gate electrodes and drain electrodes are both used as gate electrodes, and source electrodes are connected to an earth line E. Accordingly, when a high voltage, such as a static electricity is applied to a scanning line X and a signal line Y, the TFT 1 and the TFT 2 are turned ON to be conducted with the line E, and the thin film transistors TFT are protected as active elements. In this case, the

FROM S. E. L. CO. . LTD. 2F NO1

transistors TFT are turned ON with signal voltage VD=10V and its signal current Id=approximately 100.mu.A, and its leakage resistance is approximately 10(sup 5) ohms. Since the fanout of a driver LVS or LHS is normally 100 .mu.A or more, it does not an obstacle for transmitting a signal.

DIALOG(R)File 352:DERWENT WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

007419853 **Image available**

WPI Acc No: 88-053788/198808

Active-matrix display panel - has switching element between ground line and each scanning line NoAbstract Dwg 7/7

Patent Assignee: HITACHI DEVICE ENGINEERI (HITA-N); HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP 63010558 A 19880118 JP 86154026 A 19860702 198808 B

Priority Applications (No Type Date): JP 86154026 A 19860702

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

JP 63010558 A 8

Title Terms: ACTIVE; MATRIX; DISPLAY; PANEL; SWITCH; ELEMENT; GROUND;

LINE; SCAN; LINE; NOABSTRACT

Derwent Class: P81; P85; U14

International Patent Class (Additional): G02F-001/13; G09F-009/30;

H01L-027/12

File Segment: EPI; EngPI

訂正有り

19日本国特許庁(JP)

⑩特許出題公開

母 公 開 特 許 公 報 (A) 昭63 - 10558

<pre>fint Cl.*</pre>	数別記号	厅内整理香号	❷公開	昭和63年(1988)1月18日
H 01 L 27/12 G 02 F 1/133 G 09 F 9/30	3 2 7 3 3 8	7514-5F 8205-2H K-6866-5C※零查請求	去锥龙	を明の数 1 (今を言)

30発明の名称 フラットディスプレイ

⊕特 顧 昭61-154026

❷出 顋 昭61(1986)7月2日

珍尧 明 者 折 付 良 二 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

母発 明 者 砂 原 和 雄 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

母発明 者 染 谷 荣 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

む出 顧 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑪出 顋 人 日立デバイスエンジニ 千葉県茂原市早野3681番地

アリング株式会社

20代 理 人 弁理士 小川 腓男 外1名

最終頁に続く

明 超 春

発明の名称
 フラットデイスプレイ

2. 存許請求の範囲

- 1. マトリックス状に配列した走査機と信号機と で囲まれる各価域に表示衆子かよびアクティブ 栄子を配列して各面象を構成したフラットディ スプレイにかいて、前記各走査器かよび信号機 とアースラインとの間にスイッテング衆子を及 けたことを得象とするフラットディスプレイ。
- 2. 前紀スイッテング景子のしまい値電圧をアクティブ景子のオン電圧よりも大としたことを将載とする特許請求の範囲第1項記載のフラットディスプレイ。
- 3. 前紀スイッテンク景子は返命電圧に対して正 食両方向で動作することを特徴とした毎許請求 の範囲第1項記録のフラントディスプレイ。
- 3. 発明の評価な説明
 - (重要上の利用分野)

本発明は液晶表示基盤等のフラットデイスプレ

イド係わり、特に各表示案子にアクティブ案子を 付款したアクティブ・マトリックス方式のフラッ トディスプレイに関するものである。

〔従来の技術〕

在来は、文字、図形もあいはテレビ画像を表示する姿置として、陰極器管が広く用いられてきたが、近年、表示姿態の長行きを薄くてきるとドットが、近年、表示姿態の長行きを薄くてきるとドットリックス形表示姿態が注目されるようになった。しかし、このドットマトリックス形表では登立したの場合、落極部でと同等の解像度を得か到型を向している。というストル番しくが生じていたのでは、クロストル番しくが生じています。これを防止する。これを防止する。これを防止する。これを防止する。これを防止する。これを防止する。これを防止する。これを防止する。これを防止する。これを呼吸には、原発が生じた所はアクティブマトリクス方の表示変量が提案され、原発が進められている。

との種の表示整理の具体的に関連する先行技術 としては、日経エレクトロニクス 1984 年9月10

特局昭63-10558 (2)

日号, ma.351,pp.211-240. が知られてかり、 これには弦点カラーパネル内にスイッナング用庫 展トランジスタ(TPT) を搭載したフラットカラ ーデイスプレイ基盤の技術が紹介されている。

すなわち、とのようなディスプレイでは、第7 国に示すようにマトリックス状にゲート第1とドレイン第2とが交差して配列され、それによつて各級1・2で囲まれた各領域に配置した各表示業子3を個々のアクティブ業子4によりスイッテング駆動させる構成を有してかり、このアクティブ業子4のスイッチオンのとき、表示電子3に面像情報が表示され、スイッチオフのとき、その情報が保持される。

[発明が解決しようとする問題点]

しかしながら、とのように構成されるフラット ディスプレイは、パネルへの脱着時もしくはプロ セスの途中で発生する計電気によつてアクティブ 第子4が登場もしくは性能を劣化させるという問題があつた。

本発明の目的はアクテイプ電子を静電破壊から

ている。また、これらの画気PIXが走至置Xと信号器Yとの間にマトリックス状に接続されて液晶表示装置LCDのパネルPNLが病成されている。
LVS はLCD 無道定至回路であり、各部度トランジスタTFTのゲート電弧に各定至期Xを介して定定スイッナンダ信号を印加する。LUS はLCD 水平走五川がであり、海膜トランジスタTFTのソース・ドレイン電極に裏次選択的にビデオ信号を印加する。EはパネルPNLの周辺部に形成されたアースラインにフィン、TFT1 は各信号器YとアースラインEとの間にされぞれ接続された第1の保護用環膜トランジスタ、TFT2 は各定至層XとアースラインEとの間にされぞれ接続された第2の保護用環膜トランジスタ、TFT2 は各定至層XとアースラインEとの間にされぞれ接続された第2の保護用環底トランジスタである。

これらの保護用導張トランジスタ TPT1.TPT2 は、第2図に七の要部平面図で示すようにゲート電極 G上に図示したい SiN 免機値かよび a-Si 等の半 導体値を介して形成されるソース電弧S かよびド レイン電極 D のパターン値をW (テヤンネル級)。 両電極 S 、 D 間の距離を L (テヤンネル及)とし 保護することができるフラットディスプレイを接供することにある。

(問題点を解決するための手段)

本発明の一実施例によれば、ゲート避かよびドレイン意に、夢覚気をアースに導通させる保護トランジスタを設けることにより、アクティア電子の夢覚弦道を回避したフラットディスプレイが提供される。

(作用)

本発明に⇒ける保護トランジスタは、静電気が 印加されると、ゲートがオンしてアースと認識される。

(実施例)

次に協助を用いて本発明の実施例を説明する。 第1回は本発明によるフラットディスプレイの 一実施例を示す回路構成部である。同様において、 X は定主線、Y は信号線、TPT はアクティブネ子 としての専席トランジスタ、LC は例えば液晶表 示象子等の表示条子であり、1個の専席トランジスタ TPT と表示象子 LC とで一道象 PIX を検定し

たとき、W/Lが約500/10 am 程度と前述したアクティブ素子としての薄底トランジスタでFT のW/L 中50/10 am 化対して大きなパターン寸法を有して低インピーダンス化されている。また、この保護用薄底トランジスタでFT1 、TFT2 は、第4回に示すようにガラス基板 SUB上にアースラインをかよび煮至額スをクロム配鑑パターンで形成し、この配鑑上に登化シリコン版 SIN 、アモルファスンリコン族 ASI 等を技層形成して所要部のアモルファスシリコン ASI のみをパターユングして形成し、しかる後、望化シリコン膜 SIN 上の信号離で、アースラインをかよび保護用薄膜トランジスタでFT2 のゲート電極をクロムとアルミニウムとの環磨調で形成する。

このような構成にかいて、第1かよび第2の保護用序展トランジスタでTFT1かよびTFT2は、そのゲート電極かよびドレイン電極が共にゲート電極となり、そのソース電極がアースラインE K要便されているので、走登線X、信号線Y K 野電気等の高電圧が印加されると、この厚膜トランジスタ

特開昭63-10558 (3)

TPT1 および TPT2 はオン状態となつてアースタインE に導通され、アクティブ素子としての薄膜トランジスタ TPT は保護される。この場合、この導質トランジスタ TPT は、信号電圧 Vp=10V 、その信号電流 Id=100 AA 程度でオン動作となり、そのリータ抵抗は約 10³ 4 程度である。この場合、駆動回路 LVS もしくは LES のファンアクトは通常100 AA 以上あるので信号の伝達には何等支達はない。

第3回は本発男によるフラットディスプレイの 他の実施例を示す回路構成図であり、第1回と同 一部分は同一符号を付してある。同図にかいて、 第1回と点なる点は、各信号値でとアースライン Eとの間には第1の保証用障膜トランジスタでで に対して逆パイアスされる第3の保証用障膜トランジスタです。 また各定差離メとアースラインをとの間には第2 の保証用障膜トランジスタです。 では近パイアスされる第3の保証用障膜トランジスタです。 また各定差離メとアースラインをとの間には第2 の保証用障膜トランジスタです。 がそれぞれを発表している。これらの保証用

TFT2 がオンされることはない。従って、垂直走 歪回路 LVS 又は水平走差回路 LNS の角質電力が小 さくてきる利点がある。一方、静電気のように数 KV の電圧が印加されると、保護用薄膜トランジ スタ TFT5 、TFT8 がオン状態になり、このため保 緩用薄膜トランジスタ TFT1 、TFT2 もオン状態に なるので、静電気のエネルギーはアースにかとせる。

(発明の効果)

以上説明したように本発明によれば、マトリックス状に配列した走査線と信号線とで思される各領域に表示法子かよびアクティブ架子を配置して各面景を構成したフラットディスプレイにかいて、走査線かよび信号線とアースラインとの間にスイッテング架子を設けたことにより、アクティブステの手電破線を確実に防止できるので、品質・信頼性の高いフラットディスプレイが実現可能となるなどの極めて優れた効果が得られる。

4. 図面の簡単な説明

第1 図は本発明によるフラットディスプレイの

. . .

専漢トランジスタ TPT3 、TPT4 は、前述した賞1。 第2の保護用専選トランジスタ TPT1 、TPT2 と全 く両等のペターン構成かよびしまい値電圧 V。を 有して形成されている。

とのような構成においては、走玉泉米、信号線 でおよびパネル PPL 等に正、食の極性の異なる計 電気等の高電圧が印加されても、正パイアスで動 作する第1、第2の保護用は終トランジスタTFT1、 TPT2もしくは食パイアボでオンする第3、集4 の保護用は終トランジスタTFT3、TFT4のいずれ かがオン状態となり、高電圧がアースラインをに 導通されてアクテイプ電子としての体質トランジ スタTFT は保護される。

第6 図は本発明によるフラットディスプレイの 他の実施例を示す回路構成図であり、第1 図と同 一部分は同一符号を付してある。ここで保護用導 旗トランツスタ TPTS 、 TPTS のしまい値電圧 V_{τ} は、第3 図に示すように $V_{\tau}>15V$ と大きく、この ため、走査選又、信号器 T に通常の 紅効電圧が印 加されても、保護用準度トランツスタ TFT1 又は

一実施例を示す平面図、第2図は薄膜トランジスタの構成を説明する平面図、第3図は薄膜トランジスタの特性を説明する図、第4図は本発明によるフラットディスプレイの構成を示す要都弁護図、第5図かよび第6図は本発明によるフラットディスプレイを説明する要都平面図である。

X・・・・走査機、Y・・・・信号線、PIX・・・・画象、LCD・・・・放品表示装置、PNL・・・・パネル、LC・・・・放品表示業子、E・・・・アースライン、LRS・・・・LCD 水平走査回路、LVC・・・・LCD 垂直走差回路、TFT・・・・が減トランジスタ、TFT1 、TFT2 、TFT3 、TFT4 、TFT5 、TFT6・・・保護用導換トランジスタ。


代理人 弁理士 小川 騎



.


特局昭63-10558 (4)

第 1 図







LVS…LCD垂直走置回路



特別四63-10558 (5)


第4図





特面昭63-10558 (6)

第 7 図



第1頁の統合

母発 明 者 島 田 賢 一 千葉県茂原市早野3681番地 日立デバイスエンジニアリン グ株式会社内

母発 明 者 鈴 木 堅 吉 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場 内 【公観種別】特許注第17条の2の規定による補正の掲載 【部門区分】第6部門第2区分 【発行日】平成5年(1994)6月24日

【公開番号】特開昭63-10558 【公開日】昭和63年(1988)1月18日 【年通号数】公開特許公報63-106 【出顧番号】特勝昭61-154026 【国際特許分類第5版】

G02= 1/136 500 9018-2K

1/133 550 9226-2K

HOTE 29/784

[F]]

molt 29/78 31' A 9056-4W

手続補正書 (自発)

*** ⁵ ⁶ 月 ^{3 0} H

特許庁長官 展

事件の表示

昭和61年 特 許 斯 第154026 号

毎明の名称

フラットディスプレイ

補正もする者

条件との関係 特許出版人

ち 券 (510) 株式会社 日立製作所

名 将 日立テバイスエンジニアリング核式会社

化 理 人

居 所 平100 並次那千代出达丸の内一丁目5者1号 模式金社 日立製作所内 電話 第3212-3311(大代表)

氏 名 (5850) 弁理士 小川 豊 男

補 正 の 対象 明報者特許値求の範囲の器 及び発明の辞報な説明の器

補正の内容

- 1. 特許請求の範囲を別象の通り補正する。
- 2. 出版明報書第4 以第 2 行の末尾に「なおTFTの保護トランジスタに関する公知例には特別 明 6 1 ー 7 9 2 5 9 号公信があるが、第 3 國に 示す 最 至 トランシスタのしきい 値 戦 圧をアク・イブ 煮 子のしきい 値 より高くする 記載 は ない・また 特別 明 5 0 ー 8 6 5 8 7 号公僧には 保 形 ドランジスタに 水力 向 温 電 型 トランジスタを 並 刃 接 託 し ア の と 負 方向の 保護トランジスタを 並 刃 接 託 し て ユ オ オ エ エ

以上

941 2

特許蓄水の範囲

- 1.マトリックス状に転列した走空機と信号機とで無求れる多領域に製示剤子およびアクティブ 油子を配列して多面消を構成したフラットディ スプレイにおいて、耐配各走金融および信号線 とアースラインとの間にスイッチング消子を登 け放料スノッチング者子のしまい値域圧をアク ティブ教子のオン電圧よりも大としたことを検 表とするフラットディスプレイ。
- 2. 前記スイッチング素子は正方向のスイッチン 少数子と我方向のスイッチング者子を並得に設 け、戦動限品に対して正共同方向で動作することを特徴とした特許請求の範囲第1項配載のフ ラットディスプレイ。

[ENGLISH TRANSLATION]

Japanese Patent Laid-Open No. 63-10558

Laid-Open Date: January 18, 1988

Application No. 61-154026

Application Date: July 2, 1986

Request for Examination: Not Made

IPC's: H01L 27/12, G02F 1/133, G09F 9/30

Applicants: Hitachi Ltd.

Hitachi Device Engineering Co., Ltd.

Inventors: Ryoji ORITSUKI

Kazuo SUNAHARA

Sakae SOMEYA

Agents: Patent Attorney, Katsuo OGAWA, et al.

Continue to the last page.

SPECIFICATION

1. Title of the Invention: FLAT DISPLAY

2. Claims

[Claim 1] A flat display having a display element and an active element arranged in each area surrounded by a scanning line and a signal line arrayed in a matrix to form each pixel, characterized in that a switching element is provided between said each scanning line and signal line and an earth line.

[Claim 2] The flat display according to Claim 1, characterized in that the threshold voltage of said switching element is higher than the on-state voltage of the active element.

[Claim 3] The flat display according to Claim 1, characterized in that said switching element works in both positive and negative directions with respect to driving voltage.

3. Detailed Description of the Invention [Technical Field of the Invention]

The present invention relates to a flat display for a

liquid crystal display and so on, and more particularly, to a flat display of active matrix type in which each display element is provided with an active element.

[Prior Art]

Conventionally, while cathode-ray tubes have been widely used as devices for displaying characters, graphics, or TV images, recently, dot-matrix type displays using a liquid are receiving much attention because of crystal or \mathbf{EL} advantages of reducing the depth of a display. However, in such dot-matrix type displays, when the number of dots (pixels) is increased in order to obtain resolution equal to that of the cathode-ray tube, crosstalk occurs, particularly in the case of time-sharing liquid crystal display, extremely degrading the contrast of the images. In order to avoid it, there is proposed and is being developed a so-called active matrix type display in which each pixel is provided with a a thin-film transistor element. such as switching (hereinafter, abbreviated to a TFT) and a thin-film diode.

As a conventional art specifically relating to this type of displays, the Sep. 10, 1984 issue of Nikkei Electronics, No. 351, pp. 211-240, is well known, in which a technique of flat color display having a switching thin-film transistor (TFT) in a liquid-crystal color panel is described.

More specifically, such a display is configured such that a gate line 1 and a drain line 2 are arrayed to cross each other in a matrix, as shown in Fig. 7, so that the switching of each display element 3 arranged in each area surrounded by each lines 1 and 2 is driven by each active element 4. When the active element 4 is turned on, the display element 3 displays image information, and when turned off, it holds the information.

[Problems that the Invention is to Solve]

However, the flat display with such a configuration has a problem of breakdown or degradation in quality of the active element 4 because of static electricity generating at

the mounting and demounting time to a panel or in the process.

Accordingly, it is an object of the present invention to provide a flat display capable of protecting an active element from electrostatic breakdown.

[Means for Solving the Problem]

According to an embodiment of the present invention, there is provided a flat display in which the electrostatic breakdown of an active element is avoided by providing a gate line and a drain line with protective transistors for conducting static electricity to the ground.

[Operation]

In the protective transistor of the invention, when static electricity is applied, the gate is turned on, and the transistor is conducted

[Embodiments of the Invention]

Referring to the drawings, embodiments of the present invention will be described hereinbelow.

Fig. 1 is a circuit block diagram showing an embodiment of a flat display according to the present invention. In the drawing, reference symbol X denotes a scanning line, Y denotes a signal line, TFT denotes a thin-film transistor as an active element, and LC denotes a display element such as a liquid-crystal display element, one thin-film transistor TFT and one display element LC constituting one pixel PIX. The pixels PIXs are connected in the form of a matrix between the scanning line X and the signal line Y, thus constituting a panel PNL of a liquid crystal display LCD.

Reference symbol LVS indicates an LCD vertical scanning circuit, which applies a scanning switching signal to a gate electrode of each thin-film transistor TFT via each scanning line X. Reference symbol LHS designates an LCD horizontal scanning circuit, which selectively applies a video signal sequentially to source and drain electrodes of the thin-film transistor TFT. Reference symbol E denotes an earth line formed on the periphery of the panel PNL, reference symbol

TFT1 denotes a first protective thin-film transistor connected between each signal line Y and the earth line E, and reference symbol TFT2 denotes a second protective thin-film transistor connected between each scanning line X and the earth line E.

Assuming that the pattern width of a source electrode S and a drain electrode D formed on a gate electrode G via an unillustrated semiconductor film such as an SiN insulating film and a-Si is W (channel width) and the distance between both electrodes S and D is L (channel length), as shown in the plan view of an essential part of Fig. 2, such protective thin-film transistors TFT1 and TFT2 each have a pattern size W/L as large as about 500/10 μm as compared with W/L \approx 50/10 μm of the aforesaid thin-film transistor TFT as an active Also, in impedance. thereby having low element, protective thin-film transistors TFT1 and TFT2, the earth line E and the scanning line X are formed in a chromium wiring pattern on a glass substrate SUB, as shown in Fig. 4, on which a silicon nitride film SIN, an amorphous silicon film ASI and the like are deposited; only the amorphous patterned; is necessary part а ASI at subsequently, the signal line Y on the silicon nitride film the earth line E, and the gate electrode of the protective thin-film transistor TFT2 are formed multilayer of chromium and aluminium.

In such a configuration, in the first and second protective thin-film transistors TFT1 and TFT2, their gate electrodes and the drain electrodes are both used as gate electrodes, and the source electrodes connect to the earth line E. Accordingly, when high voltage such as static electricity is applied to the scanning line X and the signal line Y, the thin-film transistors TFT1 and TFT2 are turned on and are conducted with the earth line E, and the thin-film transistor TFT is thus protected as an active element. In this case, the thin-film transistor TFT is turned on at

signal voltage V_D = 10V and its signal current Id = about 100 μA , and its leakage resistance is about 10⁵ Ω . In this case, since the fanout of the driving circuit LVS or LHS is normally 100 μA or more, there is no problem in transmitting a signal.

is a circuit block diagram showing Fig. embodiment of the flat display according to the invention. The same elements as those of Fig. 1 are denoted by the same reference numerals. In the drawing, the different point from Fig. 1 is that a third protective thin-film transistor TFT3, inversely biased with respect to the which is protective thin-film transistor TFT1, connects in parallel between each signal line Y and the earth line E; and a fourth protective thin-film transistor TFT4, which is inversely the second protective thin-film biased with respect to transistor TFT2, connects in parallel between each scanning Such protective thin-film line X and the earth line E. transistors TFT3 and TFT4 have completely equal pattern configuration and threshold voltage $V_{\mathtt{T}}$ to the aforesaid first and second protective thin-film transistors TFT1 and TFT2.

In such a configuration, even if high voltage such as static electricity of different polarity, positive and negative, is applied to the scanning line X, the signal line Y, the panel PNL and so on, either the first and second protective thin-film transistors TFT1 and TFT2 being operated at positive bias or the third and fourth protective thin-film transistors TFT3 and TFT4 being operated at negative bias are tuned on, and the high voltage is thus conducted to the earth line E, so that the thin-film transistor TFT as an active element can be protected.

Fig. 6 is a circuit block diagram showing another embodiment of the flat display according to the invention. The same elements as those of Fig. 1 are denoted by the same reference numerals. In this case, threshold voltage $V_{\rm T}$ of protective thin-film transistors TFT5 and TFT6 are as large

as $V_T > 15V$, as shown in Fig. 3; accordingly, even if normal driving voltage is applied to the scanning line X and the signal line Y, the protective thin-film transistors TFT1 or TFT2 is not turned on. Therefore, there is an advantage of reducing power consumption of the vertical scanning circuit LVS or the horizontal scanning circuit LHS. On the other hand, when a voltage of several KV, such as of static electricity, is applied, the protective thin-film transistors TFT5 and TFT6 are turned on, and therefore the protective thin-film transistors TFT1 and TFT2 are also turned on, so that the energy of static electricity can be grounded.

[Advantage of the Invention]

According to the invention, as described above, since the flat display having the display element and the active element arranged in each area surrounded by the scanning line and the signal line arrayed in a matrix to form each pixel includes the switching element between the scanning line and the signal line and the earth line, electrostatic breakdown of the active element can be prevented reliably, thereby obtaining a remarkable advantage of providing a flat display of high quality and reliability.

4. Brief Description of the Drawings

Fig. 1 is a plan view showing an embodiment of a flat display according to the present invention; Fig. 2 is a plan view explaining the configuration of a thin-film transistor; Fig. 3 is an explanatory view of the characteristic of the thin-film transistor; Fig. 4 is a perspective view of an essential part showing the configuration of the flat display according to the invention; Figs. 5 and 6 are plan views each showing another embodiment of the flat display according to the invention; and Fig. 7 is a plan view of an essential part explaining a conventional flat display.

X: scanning line, Y: signal line, PIX: pixel, LCD: liquid crystal display, PNL: panel, LC: liquid-crystal display element, E: earth line, LHS: LCD horizontal scanning circuit,

LVC: LCD vertical scanning circuit, TFT: thin-film transistor, TFT1, TFT2, TFT3, TFT4, TFT5, TFT6: protective thin-film transistor

Agent: Patent Attorney, Katsuo OGAWA

[Fig. 1]

X: scanning line

Y: signal line

E: earth line

LC: liquid crystal element

TFT: thin-film transistor

PIX: pixel

PNL: panel

LCD: liquid crystal display

TFT1: protective thin-film transistor

TFT2: protective thin-film transistor

LHS: LCD horizontal scanning circuit

LVS: LCD vertical scanning circuit

1: LCD horizontal scanning circuit

2: LCD vertical scanning circuit

[Fig. 3]

1: drain current

2: gate current

[Fig. 5]

1: LCD horizontal scanning circuit

2: LCD vertical scanning circuit

[Fig. 6]

1: LCD horizontal scanning circuit

2: LCD vertical scanning circuit

Continued from page 1

IPC's: H01L 29/78

Inventors: Kenichi SHIMADA

Kenkichi SUZUKI

[Type of Gazette] Publication of Amendment According to Article 17-2 of Patent Law

[Classification] Group 2 in Section 6

[Date of Publication] June 24, 1994

[Laid-Open Number] Japanese Patent Laid-Open No. 10558/1988

[Laid-Open Date] January 18, 1988

[Issue in Year] Publication of Unexamined Patent Application 63-106

[Application Number] Japanese Patent Application No. 154026/1986

[International Patent Classification, Ver. 5]

G02F 1/136 500 9018-2K

1/133 550 9226-2K

H01L 29/784

[F1]

H01L 29/78 311 A 9056-4M

Written Amendment (Voluntary)

Director General of Patent Office, Esq.

June 30, 1993

Designation of the Case

Japanese Patent Application No. 164026/1986

Title of the Invention

Flat Display

Party Effecting the Amendment

Connection with the Case: Applicant of the Invention

Name: (510) Hitachi Ltd.

Name: Hitachi Device Engineering Co., Ltd.

Agent

Address or Residence: c/c Hitachi Ltd.

#100, 5-1, 1-chome, Marunouchi

Chiyoda-ku, Tokyo, Japan

Telephone Number 03-3212-1111

Name: (5805) Patent Attorney, Katsuo OGAWA Object of Amendment Claims and Detailed Description of the Invention in Specification

Amendment Details

- 1. The claims are amended as the attached paper.
- The following description will be added to the end of 2. line 2 on page 4 of the application specification: addition, while there is a known art regarding the protective transistor for the TFT disclosed in Japanese Patent Laid-Open 79259/1986, there is no description of bringing the threshold voltage of the protective transistor shown in Fig. 3 larger than the threshold value of the active element. Laid-Open No. 86587/1985 Japanese Patent while describes that a bidirectional conductive transistor is used for a protective transistor, there is no description that the positive and negative protective transistors, shown in Fig. 5, are connected in parallel to form a bidirectional transistor.

Attachment

Claims:

[Claim 1] A flat display having a display element and an active element arranged in each area surrounded by a scanning line and a signal line arrayed in a matrix to form each pixel, characterized in that a switching element is provided between said each scanning line and signal line and an earth line and the threshold voltage of said switching element is larger than the on-state voltage of the active element.

[Claim 2] The flat display according to Claim 1, characterized in that said switching element includes a positive switching element and a negative switching element in parallel and works in both positive and negative directions with respect to driving voltage.